ADDER 加法器
有关内容参见:Arithmetic;Computer;Arithmetic-Logic Unit;and Logic Design.
加法器是一个逻辑电路,它表示了两个或更多个以数字形式表示的数的求和。最简单的加法器是二进制一位加法器,也叫做全加器(图1)。在全加器中,两个加数的第i位和前一级(i-1位)的进位相加。形成第i位和数并送往下一级(i+1)去的进位,把n个全加器串接在一起,就形成了用于两个n位二进制数的串行进位加法器(图2)。一个串行进位加法器的加法时间相当于它在最坏情况下的延迟, 即一个全加器形成进位输出C+1所需时间乘以n,再加上从输入C到形成Si所需的时间。
图1 二进制全加器(FA)
图2 串行进位二进制加法器
图3 三个操作数的二进制进位保 ...... (共1073字) [阅读本文]>>